FASE 2

INTRODUCCIÓN

Los equipos electrónicos evolucionan de forma acelerada, lo cual beneficia procesos claves para la humanidad como lo son las telecomunicaciones, el transporte, la medicina, etc. Estos equipos electrónicos se desarrollan de la mano de la microelectrónica la cual es la encargada de crear dispositivos electrónicos en un tamaño reducido.

RESUMEN

El presente trabajo colaborativo muestra cómo obtener el Layout de la compuerta lógica NAND CMOS por medio de los software DSCH y Microwind, desde el diseño interno de la compuerta con sus componentes P y N, hasta visualizar el Layout de la compuesta y su elaboración simulada en formato 3D. Este proceso con el fin de dar solución al caso de estudio planteado el cual se irá desarrollando durante todas las fases del presente curso.

OBJETIVOS

General

Diseñar compuertas lógicas por medio de software de simulación para dar solución a los diferentes circuitos a implementar en el caso de estudio propuesto.

Específicos

Emplear correctamente la aplicación de compuertas lógicas para la creación de un circuito integrado.
Elaborar el diseño Microelectrónico de la compuesta lógica NAND CMOS por medio del software DSCH.
Obtener el Layout de la compuerta lógica NAND CMOS por medio del software Microwind.
Comprender e interpretar diagramas esquemáticos.
Conocer el diseño y la elaboración de los circuitos integrados.

MARCO METODOLÓGICO

DISEÑO Y SIMULACIÓN DE LA COMPUESTA NAND CMOS

Una compuerta NAND está formada por la adición de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR básico. Al realizar un análisis del circuito debemos recordar que una entrada de 0 V enciende el P-MOSPET y apaga el N-MOSFET correspondientes, y viceversa para una entrada +VDD. Cuando ambas entradas (A1 y B1) están en nivel alto (+VDD), hacen que los transistores QP1 y QP2 entren en corte y se encienden ambos N-MOSFET (transistores QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a tierra (la salida pasa a bajo (0) a través de QN1 y QN2).

En todas las otras condiciones de entrada, de cuando menos un P-MOSFET estará encendido en tanto que al menos un N-MOSFET estará apagado. Esto produce una salida ALTA (a través de QP1 y QP2). Las entradas no usadas de una compuerta CMOS no se pueden dejar abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de una compuerta CMOS se debe conectar a otra entrada o a uno de los dos terminales de alimentación.

Ilustracion 1. Compuerta NAND CMOS

Fuente : Robayo F. (2009).

Ilustracion 2. Tabla de verdad compuesta NAND CMOS

Fuente : Robayo F. (2009).

Ilustración 3. Diseño de la Compuerta NAND CMOS Software DSCH

Fuente : El autor

Ilustración 4. Simulación Compuerta NAND CMOS Software DSCH

Fuente : El autor

Ilustración 5. Layout Compuerta NAND CMOS Software Microwind

Fuente : El autor

Ilustración 6. Diseño 3D Compuerta NAND CMOS Software Microwind

Fuente : El autor

CONCLUSIONES

Se realizó la apropiación de los conceptos sobre la fabricación de la microelectrónica y sus orígenes.
Las herramientas DSCH y Microwind, brindan gran soporte para elaborar el diseño y simulación de circuitos microelectrónicos.
Se obtuvo el Layout de la compuesta NAND CMOS verificando su funcionamiento por medio de su tabla de verdad.
La actividad permitió retomar algunos conceptos de electrónica digital básica, fortaleciendo las competencias acerca de las compuertas digitales y sus tablas de verdad.
Se debatió y se dio una solución para el ejercicio propuesto, empleando las temáticas de la unidad 1.

VIDEO SIMULACIÓN Y DISEÑO DEL LAYOUT DE LA COMPUERTA NAND CMOS